PollEx DFE/SI을 활용한 SI/PI/EMC 대응 설계

일 정 2015-08-19 10:30 ~ 12:00
회 사 명 Polliwog
발 표 자 함대호이사
경 품 명 * 방수카메라(Fuji FineFix XP70): 1개

세미나 등록/참가

종료된 세미나입니다.

세미나 다시보기

세미나 설명

[2강] PollEx DFE/SI을 활용한 SI/PI/EMC 대응 설계 최근 제품의 동작속도는 점점 증가하고 있으나 PCB Size는 작아지는 추세에 있고 특히 통신을 위한 DMB, GPS, WiFi등 다수의 Antenna가 PCB상에 공존하는 설계가 증가하고 있어 회로에서 발생하는 Noise를 적절히 제어하여 제품의 신뢰성을 확보하기 위해서는 PCB 설계 시 예전보다 더욱 세심한 고려가 필요합니다. 이번 세미나에서는 이러한 부분들을 사전에 검증할 수 있는 저희 Simulation Tool과 PCB 발주 전에 제품의 문제점을 사전에 검증할 수 있는 DFE Tool을 활용한 사례를 설명 드릴 예정이며, 다음 3가지 중점적인 사항으로 나눠서 말씀 드리도록 하겠습니다. 첫번째로 High Speed 신호의 EMI Noise 제어를 위한 GND Guard나 GND Fill 등이 Transmission Line Impedance에 영향을 끼치게 되는데 PollEx SI Tool을 활용하여 이러한 Impedance 의 변화가 신호품질에 미치는 영향과 이를 고려한 설계 방법에 대해 설명 드리고 두번째로 PCB 설계 시 최근 Issue가 되고 있는,

  • Crosstalk에 대한 기초 이론과 Crosstalk이 Noise 문제뿐 아니라 Timing 문제를 일으키게 되는 Mechanism 및 이의 해석 및 해결 방법과
  • Common Clock 과 Source Sync등 Data Transfer 방식에 따른 PCB 설계 Data 검증 방법에 대해 살펴 보고
  • PollEx SI Tool을 활용해서 DDR Memory System 설계 검증을 자동으로 수행 하는 방법에 대해 소개 드리고
  • System Timing Margin은 Reflection Noise, Crosstalk Noise 및 SSN Noise가 복합적인 영향을 끼치게 되므로 Simulation을 활용하여 Timing 과 Noise Margin 분석 하는 방법과 Timing Margin 분석 시 고려 해야 할 점을 설명 드리겠습니다.
    • 마지막으로 PollEx DFE를 활용하여 최근 Issue가 되고 있는 정전기 제어를 위한 대책소자 설계 시 주의할 점 및 Power/Ground Bounce 및 SSN Noise에 대한 고찰과 제어 설계 등 다수의 설계 Issue들에 대해 설명 드리고 DFE Tool을 활용한 검증 방안에 대해 말씀 드리겠습니다.